|
关注：1
2013-05-23 12:21
求翻译：Warning (10240): Verilog HDL Always Construct warning at vend.v(70): inferring latch(es) for variable "changem", which holds its previous value in one or more paths through the always construct是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Warning (10240): Verilog HDL Always Construct warning at vend.v(70): inferring latch(es) for variable "changem", which holds its previous value in one or more paths through the always construct
问题补充： |
|
2013-05-23 12:21:38
警告（10240）：Verilog HDL语言总是构造在vend.v（70）警告：总是构造推断闩锁变量“changem”的，通过持有其以前在一个或多个路径值（ES）
|
|
2013-05-23 12:23:18
预警( 10240) :Verilog高密度脂蛋白总是兴建预警在阶层V(70):推断Latch-up(es)为变量"changem",认为其以前的值在一个或更多途径的一贯通过建造
|
|
2013-05-23 12:24:58
警告(10240) ： Verilog总HDL修建警告在vend.v (70) ： 推断门闩(ES)为易变的“changem”，通过修建在一个或更多道路总表示它的早先价值
|
|
2013-05-23 12:26:38
(10240) 警告： 在 vend.v(70) 语言 HDL 始终构造警告： 推断为"changem"，持有其以前的值的一个或多个路径通过变量的闩锁始终构造
|
|
2013-05-23 12:28:18
Warning (10229): Verilog HDL Expression warning at yimaqi.v(15): truncated literal to match 7 bits
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
