|
关注：1
2013-05-23 12:21
求翻译：The design was implemented using the FPGA physical implementation software v4.2 (E.35). The target 50 MHz clock frequency was met using a -6 speed grade device. The FPGA resource utilization data is provided in Table 1.是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
The design was implemented using the FPGA physical implementation software v4.2 (E.35). The target 50 MHz clock frequency was met using a -6 speed grade device. The FPGA resource utilization data is provided in Table 1.
问题补充： |
|
2013-05-23 12:21:38
设计采用FPGA的物理实现软件V4.2（e.35）。目标50 MHz的时钟频率达到使用-6速度等级设备。表1提供了FPGA的资源利用率数据。
|
|
2013-05-23 12:23:18
实施这项设计使用fpga物理实施软件v4.2(e35)。 50mhz的时钟频率的目标是达到一个-6速度等级设备使用。 fpga的资源利用率数据载于表1。
|
|
2013-05-23 12:24:58
设计使用FPGA物理实施软件v4.2 (E.35)被实施了。 目标50兆赫钟频使用-6速度等级设备实现了。 FPGA资源运用数据在表1提供。
|
|
2013-05-23 12:26:38
设计是使用 FPGA 物理实现软件 2） （E.35） 来实现的。使用-6 速度级设备符合目标 50 MHz 时钟频率。表 1 中提供了 FPGA 资源利用率数据。
|
|
2013-05-23 12:28:18
设计使用 FPGA 体格检查执行软件被实施 v4.2( E.35 )。目标 50 MHz 时钟频率被会见使用 - 6 速度等级设备。FPGA 资源使用数据在表 1 中被提供。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
