|
关注：1
2013-05-23 12:21
求翻译：Warning (10240): Verilog HDL Always Construct warning at bianma.v(4): inferring latch(es) for variable "b", which holds its previous value in one or more paths through the always construct是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Warning (10240): Verilog HDL Always Construct warning at bianma.v(4): inferring latch(es) for variable "b", which holds its previous value in one or more paths through the always construct
问题补充： |
|
2013-05-23 12:21:38
警告（10240）：Verilog HDL语言总是构造bianma.v（4）警告：变量“b”，其中包含其以前的值，通过一个或多个路径推断锁存器（ES）总是构造
|
|
2013-05-23 12:23:18
预警(10240__LW_AT__):Verilog高密度脂蛋白始终兴建预警在bianma V(4):推断Latch-up(es)为变量"B",认为其以前的值在一个或多个途径的一贯通过建造
|
|
2013-05-23 12:24:58
正在翻译，请等待...
|
|
2013-05-23 12:26:38
(10240) 警告： bianma.v(4) 语言 HDL 始终构造警告： 推断闩锁变量"b"，通过一个或多个路径中持有其以前的值始终构造
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
