当前位置:首页 » 互助翻译 » 翻译 
  • 匿名
关注:1 2013-05-23 12:21

求翻译:Warning (10240): Verilog HDL Always Construct warning at bianma.v(4): inferring latch(es) for variable "b", which holds its previous value in one or more paths through the always construct是什么意思?

待解决 悬赏分:1 - 离问题结束还有
Warning (10240): Verilog HDL Always Construct warning at bianma.v(4): inferring latch(es) for variable "b", which holds its previous value in one or more paths through the always construct
问题补充:

我来回答我要举报我要补充 我也要提问 我要翻译
  • 匿名
  支持(3)  |   反对(0)   |  我来评论 2013-05-23 12:21
警告(10240):Verilog HDL语言总是构造bianma.v(4)警告:变量“b”,其中包含其以前的值,通过一个或多个路径推断锁存器(ES)总是构造

* 验证码:  
  • 匿名
  支持(0)  |   反对(1)   |  我来评论 2013-05-23 12:23
预警(10240__LW_AT__):Verilog高密度脂蛋白始终兴建预警在bianma V(4):推断Latch-up(es)为变量"B",认为其以前的值在一个或多个途径的一贯通过建造

* 验证码:  
  • 匿名
  支持(0)  |   反对(0)   |  我来评论 2013-05-23 12:24
正在翻译,请等待...

* 验证码:  
  • 匿名
  支持(0)  |   反对(0)   |  我来评论 2013-05-23 12:26
(10240) 警告: bianma.v(4) 语言 HDL 始终构造警告: 推断闩锁变量"b",通过一个或多个路径中持有其以前的值始终构造

* 验证码:  
文字链
  • 匿名
  支持(0)  |   反对(0)   |  我来评论 2013-05-23 12:28
正在翻译,请等待...

* 验证码:  
我来回答

我来回答:

参考资料:
* 验证码:  
   积分规则
登录后回答可以获得积分奖励,并可以查看和管理所有的回答。登录 | 注册
最新问题
相关问题
 
我要翻译和提问
X
等你来回答
 
网站首页 | 网站地图 | 排名推广 | 广告服务 | 积分换礼 | 网站留言 | RSS订阅