|
关注：1
2013-05-23 12:21
求翻译：A clock divider(CLK_DIV) is designed to slow down the operation speed of STC12C2052AD, to save是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
A clock divider(CLK_DIV) is designed to slow down the operation speed of STC12C2052AD, to save
问题补充： |
|
2013-05-23 12:21:38
时钟 divider(CLK_DIV) 设计的 STC12C2052AD，以保存的操作速度减慢
|
|
2013-05-23 12:23:18
一个24小时中央分隔栏(clk_div)的目的是,拖慢了行动的速度STC.12C __LW_AT__2052__LW_AT__特,拯救
|
|
2013-05-23 12:24:58
正在翻译，请等待...
|
|
2013-05-23 12:26:38
时钟 divider(CLK_DIV) 设计的 STC12C2052AD，以保存的操作速度减慢
|
|
2013-05-23 12:28:18
时钟 divider(CLK_DIV) 设计的 STC12C2052AD，以保存的操作速度减慢
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
