|
关注：1
2013-05-23 12:21
求翻译：The TRP module can be divided into two similar blocks of four channels,each composed of: 2GB DDR2 SDRAM local memory,a phase locked loop (PLL) clocks distributor,and a Virtex 4 FPGA from Xilinx™ (XC4VFX60–1152).The FPGA is intended to perform user algorithms beyond the basic working functions . The module format is bas是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
The TRP module can be divided into two similar blocks of four channels,each composed of: 2GB DDR2 SDRAM local memory,a phase locked loop (PLL) clocks distributor,and a Virtex 4 FPGA from Xilinx™ (XC4VFX60–1152).The FPGA is intended to perform user algorithms beyond the basic working functions . The module format is bas
问题补充： |
|
2013-05-23 12:21:38
的TRP模块可以分为两个相似的四个通道，每个组成块：2GB DDR2 SDRAM的本地存储器，一个锁相环（PLL）时钟分配器，和一个从赛灵思™ （ XC4VFX60 -1152 ）的Virtex 4 FPGA的FPGA 。
|
|
2013-05-23 12:23:18
TRP模块可以被划分成两个相似的块四种渠道，中的每一种组成由：2GB DDR2 SDRAM局部存储器，一个相位锁定圈(PLL)计时经销商和Virtex从Xilinx™ (XC4VFX60-1152)的4个FPGA。FPGA意欲执行在基本的功函之外的用户算法。模块格式根据计算建筑学(ATCA)的先进的电信并且与架子控制器沟通通过4车道PCI明确(PCIe)链接。
|
|
2013-05-23 12:24:58
TRP模块可以被划分成二个相似的块四种渠道，中的每一种组成由： 2GB DDR2 SDRAM局部存储器，阶段被锁的圈 (PLL) 计时经销商，并且Virtex 4 FPGA从Xilinx™ (XC4VFX60-1152)。FPGA意欲执行用户算法在基本的功函之外。 模块格式根据计算建筑学ATCA的先进的电信() 并且与架子控制器沟通通过4车道PCI明确 (PCIe) 链接。
|
|
2013-05-23 12:26:38
TRP 模块可以分为两个相似的块的四个通道，每个组成的： 本地内存为 2 GB DDR2 SDRAM、 相位锁相环 （PLL） 钟表分销商和容量 4 FPGA 从 Xilinx ™ （XC4VFX60 — — 1152 年)。FPGA 被打算执行用户算法超出基本的工作职能。模块格式基于先进的电信计算 Architecture(ATCA)，与货架控制器通过 4 车道的 PCI Express (PCIe) 链接进行通信。
|
|
2013-05-23 12:28:18
TRP 模块可以被分割为四个渠道的二条类似街区，每个由组成：2 GB 的 DDR2 SDRAM 本地记忆，一个阶段锁定圈 (PLL) 打来自 XC4VFX60-1152 的 Xilinx(TM) 的分销商，一 Virtex 4 FPGA .The FPGA 旨在实行在操纵功能的基本原理之外的用户算法。模数的格式依据计算 Architecture(ATCA) 的高级电信和通过一 4 条小巷的 PCI 乘快车与架子控制器联络 ( PCIe ) 联系。
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
