|
关注：1
2013-05-23 12:21
求翻译：Two-unit architecture for a microprocessor having one unit to execute program instructions and another unit to fetch the instructions in their proper sequence, being arranged to permit the overlap of fetch and execute cycles to increase program execution speed. Each unit includes a register array for storing operands o是什么意思？ 待解决
 悬赏分：1
- 离问题结束还有
Two-unit architecture for a microprocessor having one unit to execute program instructions and another unit to fetch the instructions in their proper sequence, being arranged to permit the overlap of fetch and execute cycles to increase program execution speed. Each unit includes a register array for storing operands o
问题补充： |
|
2013-05-23 12:21:38
两个单元的体系结构具有一个单元的微处理器执行程序指令和另一个单元在其适当的序列中取出指令，被布置为允许的重叠取指令和执行周期来提高程序执行速度。每个单元包括一个寄存器，用于存储操作数或地址阵列，每个阵列具有两个独立的读端口和两个独立的写端口。在执行单元，寄存器阵列的存储操作数，从存储器中读出由提取单元，它们可被用于一个算术逻辑单元（ALU），并存储从铝的结果。在提取单元中，该数组用于存储在加法器可以递增或递减的间接地址。
|
|
2013-05-23 12:23:18
正在翻译，请等待...
|
|
2013-05-23 12:24:58
正在翻译，请等待...
|
|
2013-05-23 12:26:38
两股有一个单元来执行程序指令和另一个单位去取其正确的顺序说明微处理器体系结构，被安排以允许重叠的读取和执行周期，以增加程序执行的速度。每个单元包括一个登记册数组，用于存储操作数或地址，每个阵列有两个独立的读取的端口和两个独立写端口。在执行单位，登记册数组存储操作数，而适用于算术逻辑单元 (ALU)，由取指单元，从内存中读取并存储结果从 ALU。在 fetch 单元中，数组用来存储间接地址，可以是递增或递减的加法器。
|
|
2013-05-23 12:28:18
正在翻译，请等待...
|
湖北省互联网违法和不良信息举报平台 | 网上有害信息举报专区 | 电信诈骗举报专区 | 涉历史虚无主义有害信息举报专区 | 涉企侵权举报专区
